快速發布采購 管理采購信息

AD7776、AD7777和AD7778是一個高速家族,多信道,10位adc

時間:2019-10-11, 來源:互聯網, 文章類別:元器件知識庫

特征:AD7776:單通道;AD7777:4通道;AD7778:8通道;快速10位adc:2.5ms最壞情況;+僅5伏;半刻度轉換選項;快速接口端口;斷電模式。

應用:硬盤伺服;儀表。

一般說明

AD7776、AD7777和AD7778是一個高速家族,多信道,10位adc,主要用于r/w高密度硬盤驅動器中的磁頭定位伺服。它們具有獨特的輸入信號調節功能,使它們是這種單一供應應用的理想選擇。

通過在四通道內的控制寄存器中設置一個位版本AD7777和八通道版本AD7778,輸入通道可以獨立采樣,也可以任意兩個選擇的通道可以同時采樣。對于所有版本,指定的輸入信號范圍為vbias±vswing格式。然而,如果rtn管腳偏壓在2v,比如所有輸入的模擬輸入信號范圍變為0 V至+2 V頻道。本節將詳細介紹這一點改變模擬輸入電壓范圍。電壓Vbias是ADC中點代碼與地面的偏移量由用戶可用的車載參考提供(重新輸出)或通過外部電壓基準施加到雷芬。ADC的滿標度范圍(FSR)等于2垂直機翼,垂直機翼名義上等于refin/2。此外,當置于半刻度轉換模式時,refin的值被轉換。這允許信道偏移待測量。

控制寄存器加載和ADC寄存器讀取、通道選擇和轉換啟動由μP控制。兩個互補編碼的ADC通過其10位數據端口和標準接口輕松連接到標準16位MPU總線微處理器控制線路。

AD7776/AD7777/AD7778采用線性兼容CMOS(LC2)工藝制造一種先進的混合工藝將精密雙極電路和低功耗CMOS結合在一起邏輯。AD7776有24針SOIC封裝;以及AD7777可用于28針DIP和28針SOIC封裝;AD7778可用于44針PQFP封裝。

電路說明

ADC傳輸函數

對于所有版本,都需要vbias±vswing形式的輸入信號。此VBIAS信號電平作為偽接地工作,所有輸入信號都必須參考。vbias電平由施加到refin引腳的電壓決定。這可以由外部電壓源驅動,或者,也可以使用在重新輸出時可用的車載2 V參考電壓。輸入信號擺動的幅度等于vbias/2(或refin/2),并在內部設置。當refin為2v時,模擬輸入信號電平從1v變化到3v,即2±1v。圖5顯示了adc的傳輸函數及其與vbias和vswing的關系。ADC的半標度二進位碼,000十六進制(00 0000 0000二進制),在等于VBIAS的輸入電壓下出現。adc的輸入滿標度范圍等于2vswing,因此正滿標度轉換(1fe到1ff)發生在等于vbias+vswing–1.5 lsbs的電壓下,負滿標度代碼轉換(200到201)發生在vbias–vswing+0.5 lsbs的電壓下。

控制寄存器

控制寄存器寬10位,只能寫入。通電時,控制寄存器中的所有位置都會自動加載0。對于單通道AD7776,控制寄存器的CR0到CR6位置是“不在乎”的。對于四通道AD7777,CR2和CR5位置是“不在乎”的。

CR0- CR2:頻道地址位置。確定將為單通道操作選擇和轉換哪個通道。對于同時采樣操作,CR0–CR2保存要采樣的兩個通道之一的地址。

ADC轉換開始計時

圖6顯示了啟動con的工作波形-版本周期。在wr的上升沿上,轉換周期從所選adc信道ain1–8的捕獲和跟蹤開始。在四個完整的clkin循環后clkin的第一上升沿之后,模擬輸入電壓保持40ns(通常)。如果圖6中的td大于12ns,則如圖所示的clkin下降沿將被視為第一個下降時鐘沿。如果td小于12ns,則要識別的第一個下降時鐘邊緣在一個周期之后才會出現。

在模擬輸入上“保持”之后,在做出msb決定之前,允許兩個完整的clkin循環用于解決問題。實際判定點出現在clkin上升沿后約40ns處,如圖6所示。第二個msb決策還允許兩個clkin循環。在clkin的每個上升沿之后大約40 ns做出后續比特決定,直到轉換完成。在轉換結束時,如果一次轉換已被請求(cr6=0),busy/int行改變狀態(按cr9編程),sar內容被傳輸到第一個寄存器adcreg1。然后重設合成孔徑雷達,準備進行新的轉換。如果已請求同步采樣(cr6=1),則busy/int輸出,adc自動啟動第二個轉換。在轉換結束時,busy/int行改變狀態(如cr9所編程),sar內容被傳輸到第二個寄存器adcreg2。

跟蹤和保持

AD7776/AD7777/AD7778的模擬輸入端上的跟蹤保持(T/H)放大器允許ADC精確地將2V峰值振幅的輸入正弦波轉換為189 kHz的頻率,即ADC以378 kHz的最大吞吐率工作時的奈奎斯特頻率。此最大轉換速率包括轉換時間和轉換之間的時間。因為trackand hold的輸入帶寬遠遠大于189khz,所以輸入信號應該限制頻帶以避免將不需要的信號折疊到感興趣的頻帶中。

停電

AD7776/AD7777/AD7778只需將邏輯高位寫入控制寄存器的位置CR8,即可置于斷電模式。將“1”寫入位置CR8后,以下更改立即生效:

(1)、任何正在進行的轉換都將終止。

(2)、如果正在進行轉換,wr imedi的前緣-將busy/int輸出設為高。

(3)、關閉所有線性電路。

(4)、重新輸出輸出停止驅動,并弱(5 kΩ)拉至模擬接地。

當AD7776/AD7777/AD7778斷電時,控制輸入CS、WR和RD保持其用途。如果在將AD7776/AD7777/AD7778置于斷電模式時沒有進行轉換,則ADC寄存器的內容,ADCReg1和ADCReg2在斷電期間保留可以正常閱讀。在返回正常工作模式時,將自動啟動新的轉換(或轉換,取決于CR6)。完成時,無效的轉換結果將加載到ADC寄存器中,從而丟失先前的有效結果。

為了在斷電模式下實現盡可能低的功耗,必須特別注意數字和模擬輸入和輸出的狀態:

(1)、由于每個模擬輸入通道都有一個電阻分壓器接地,其輸入電阻在正常模式和斷電模式之間不會變化,因此將模擬輸入信號驅動至0 V或盡可能接近0 V將使輸入信號調節電路中消耗的功率最小化。

(2)、類似地,REFIN輸入看到一個到AGND的電阻分壓器,其輸入電阻在正常模式和斷電模式之間沒有變化。如果使用外部基準,則將該基準輸入驅動至0 V或盡可能接近0 V,將使輸入信號調節電路中消耗的功率最小化。

(3)、由于重新輸出引腳通常通過A5 kΩ電阻器拉至agnd,因此該輸出可能被外部電路拉至0 V以上的任何電壓都將消耗不必要的功率。

(4)、數字輸入cs、wr和rd都應保持在vcc或盡可能接近。CLKIN應盡可能靠近0 V或VCC。

(5)、由于busy/int輸出被主動驅動到邏輯高電平,因此該引腳上的任何0 V負載都將消耗功率。

當邏輯“0”寫入控制寄存器的位置CR8時,AD7776/AD7777/AD7778退出掉電模式。請注意,當設備斷電時,控制寄存器中其他位置的內容將被保留,當電源恢復時,這些內容將有效。但是,斷電后,可以重新加載控制寄存器的完整內容,而無需任何額外指令。

微處理器接口電路

ADCs的AD7776/AD7777/AD7778系列旨在與ADSP-2101、ADSP-2105、TMS320系列和80C196系列微控制器等數字信號處理器(DSP)接口。

圖7顯示了AD7776/AD7777/AD7778與20.5兆赫的tms320c10和25兆赫的tms320c14的接口。

圖8顯示了40 MHz下與tms320c25的接口。

請注意:此接口需要一個等待狀態。這個ADSP-2101-50和ADSP-2105-40接口如圖9。這兩臺機器都需要一個等待狀態。

圖10顯示了與[email protected][email protected]的接口。16MHz機器需要一個等待狀態。80C196配置為使用16位多路復用地址/數據總線操作。

請注意:在會話進行期間,對任何設備的讀取指令將立即停止該轉換并通過數據總線返回不可靠的數據。

設計信息

布局提示

確保印刷電路板的布局盡可能將數字和模擬接地分開。注意不要在模擬信號軌道旁邊運行任何數字軌道。用rtn保護(屏幕)模擬輸入。

建立一個獨立于邏輯系統接地的單點模擬接地,并盡可能靠近AD7776/AD7777/AD7778。AD7776/AD7777/AD7778上的RTN和AGND引腳以及所有其他信號接地都應連接到此單點模擬接地。反過來,該星形接地應僅在一個點(最好是在低阻抗電源本身)連接到數字接地。

低阻抗模擬和數字電源公共回路對于設備的正確運行非常重要,因此要使這些軌道的箔寬度盡可能寬。

為了確保在實際的VCC管腳處有一個低阻抗+5V電源,將有必要使用從管腳本身到DGND的旁路電容器。4.7μf鉭電容器與0.1μf陶瓷電容器并聯就足夠了。

ADC損壞

在轉換過程中執行對AD7776/AD7777/AD7778的讀取指令將立即停止Con-版本并通過數據總線返回無效數據。

當輸出顯示轉換正在進行時,應密切監視int輸出管腳,并防止對ad7776/ad7777/ad7778的所有讀取指令。

在轉換過程中執行對AD7776/AD7777/AD7778的寫入指令會立即停止轉換器-sion,wr的下降沿驅動busy/int輸出高。模擬輸入按正常采樣,并啟動新的轉換序列(取決于CR6)。

模數轉換器轉換時間

盡管每次轉換只需要14個clkin周期,但要獲得模擬信號可能需要4.5到5.5個clkin周期

在wr輸入變高之后和任何轉換開始之前輸入。

術語

相對精度

對于AD7776、AD7777和AD7778,相對精度或端點非線性是ADC實際代碼轉換點相對于在ADC傳輸函數端點之間繪制的直線的最大偏差(LSB)。

微分非線性

差分非線性是任意兩個相鄰碼的測量變化和理想1lsb變化之間的差值。規定的最大差分非線性為±1 lsb,確保無漏碼。

偏移誤差

對于理想的10位adc,輸入電壓等于vbias的輸出碼應為中刻度。偏移誤差是中尺度碼的實際中點電壓與vbias之間的差值,用lsb表示。

偏置誤差匹配

這是測量所有通道的偏置偏移誤差相互跟蹤的程度。無論信道是獨立采樣還是同時采樣,任何信道的偏置偏移誤差匹配與任何其他信道的偏置偏移誤差的距離不得超過10 lsb。

正負滿標度誤差

可以認為ADC的輸入通道雙極(正、負)輸入范圍,但指的是vbias(或refin)而不是agnd。adc的正滿標度誤差是產生正滿標度碼轉換所需的實際輸入電壓與理想輸入電壓(vbias+vswing-1.5lsb)之間的差,用lsb表示。負滿標度誤差同樣適用于負滿標度代碼轉換,相對于此轉換的理想輸入電壓(vbias–vswing+0.5 lsb)。注意,adc輸入通道的滿標度誤差是在其各自的偏置偏移誤差被調整后測量的。

正負滿標度誤差匹配

這是衡量所有通道的滿標度誤差相互跟蹤的程度。無論信道是獨立采樣還是同時采樣,任何信道的滿標度誤差匹配與任何其他信道的相應滿標度誤差的距離不得超過10 lsb。

短路電流

這被定義為最大電流,如果該引腳對0 V和VCC之間的任何電位短路,則該電流將流入或流出重新輸出引腳。在不超過包的功耗的情況下,這種情況最多允許10秒。

信噪比和失真率,s/(n+d)信噪比和失真比s/(n+d)是測量輸入信號的均方根值與奈奎斯特頻率以下所有其他譜分量的均方根和的比值,包括諧波,但不包括直流電。s/(n+d)的值以分貝為單位。

總諧波失真

總諧波失真是前五個諧波分量的均方根和滿標度輸入信號的均方根值之比,用分貝表示。對于AD7776/AD7777/AD7778,總諧波失真(THD)定義為:

其中,v 1是基波的均方根振幅,v 2、v3、v4、v5和v6是單個諧波的均方根振幅。

互調失真

當輸入由兩個頻率fa和fb的正弦波組成時,任何具有非線性的有源器件將在mfa+nfb的和頻和差頻處產生階數(m+n)的畸變產物,其中m,n=0,1,2,3。互調項是指m或n不等于零的互調項。例如,二階項包括(fa+fb)和(fa-fb),三階項包括(2fa+fb),(2fa-fb),(fa+2fb)和(fa-2fb)。

通道間隔離

信道間隔離度是測量信道間串擾水平的一種方法。它是通過對任何一個輸入通道應用滿標度100 kHz正弦波信號并監視其余通道來測量的。給出的數字是所有頻道中最糟糕的情況。

數字信號處理應用

在數字信號處理(dsp)的語音識別、回波抵消和自適應濾波等應用領域,adc的動態特性s/(n+d)、thd和imd至關重要。AD7776/AD7777/AD7778是動態指定的,并且具有標準的直流規范。由于跟蹤/保持放大器具有寬頻帶,因此應在模擬輸入端放置抗混疊濾波器,以避免高頻噪聲混疊回到感興趣的頻帶。

通過對以380.95khz采樣率采樣的單個模擬輸入應用非常低失真的正弦波信號來評估adc的動態性能。然后生成一個快速傅立葉變換(fft)圖或直方圖,從中可以得到信號的噪聲和失真、諧波失真和動態微分非線性數據。類似地,對于互調失真,將由兩個不同頻率的純正弦波組成的輸入信號施加到ad7776/ad7777/ad7778。

圖11顯示了輸入信號為99.88 kHz的AD7778的單通道2048點FFT圖。信噪比為58.71db。可見,大部分諧波都埋在噪聲層中。應注意,在計算s/(n+d)時考慮了諧波。

s/(n+d)與分辨率(n)之間的關系用以下公式表示:

這適用于沒有微分或積分線性誤差的理想零件。這些錯誤將導致s/(n+d)的退化。通過從上面的方程向后計算,可以得到以有效比特數(n)表示的adc性能的度量:

圖12顯示了AD7778單通道的有效比特數與頻率的關系。有效比特數通常為9.5。

改變模擬輸入電壓范圍通過在agnd上偏置rtn管腳,可以將模擬輸入電壓范圍從vbias±vswing格式更改為更傳統的0v到vref范圍。新的輸入范圍可以描述為:

如果0 V≤Voffset≤1 V。要產生此范圍,RTN管腳必須偏向(Refin–2 Voffset)。例如,如果RTN與REFOUT連接,然后模擬輸入范圍變為0 V至2 V。ADC的固定2 V模擬輸入電壓范圍可從1 V至3 V(RTN=0 V)至0 V至2 V(RTN=2 V)不等,即,通過適當的偏置,可覆蓋0.3 V至2.3 V的輸入信號范圍。在這種模式下,相對精度和微分非線性性能基本保持不變,而信噪比和thd性能通常比標準差2-3db。

技術文章分類
相關技術文章
黑龙江11选5分析软件